<dl id="5vmrh"><ins id="5vmrh"></ins></dl>
<div id="5vmrh"></div>
  • <progress id="5vmrh"><span id="5vmrh"></span></progress>
  • <div id="5vmrh"><tr id="5vmrh"></tr></div>
    <li id="5vmrh"></li>
    <div id="5vmrh"></div>
    <dl id="5vmrh"><ins id="5vmrh"><small id="5vmrh"></small></ins></dl>
  •   
    測·控領域專業互動媒體平臺
    推動測試測量,檢測診斷,傳感物聯,遙測自控智能化發展
    當前位置:CK365測控網 > 技術中心 > 相關知識 >

    電磁兼容(EMC)電磁干擾理論與分析!

    物聯產品&電磁兼容EMC 2018-11-20 17:11:46

    [導讀] 電磁干擾,簡單的說是差模干擾和共模干擾,共模(CM)干擾定義為任何載流導體與參考地之間的不希望有的電位差;差模(DM)干擾定義為任何兩個載流導體之間的不希望有的電位差。

    電磁干擾,簡單的說是差模干擾和共模干擾,共模(CM)干擾定義為任何載流導體與參考地之間的不希望有的電位差;差模(DM)干擾定義為任何兩個載流導體之間的不希望有的電位差。

    當然在高速信號電路PCB及系統設計中,高頻信號線、關鍵IC電路的引腳、各類連接線及接插件等都可能成為具有天線特性的輻射騷擾源,能發射電磁波并影響其他系統或本系統內其他敏感線路系統的正常工作。

    關于電磁干擾:即干擾可以以兩種不同的模式(共模電流模式和差模電流模式)存在,我用如下圖a和圖b進行示意。

    “共模”干擾是指存在于線(包括電源線、信號線在內)對大地之間的干擾,其中,對于電源線,則特指火線對大地,或中線對大地之間的干擾。對三相電路來說,共模干擾存在于任何一相與大地之間的干擾。共模干擾有時也稱為縱模干擾、不對擾干擾和接地干擾。這是載流導體與大地之間的干擾。

    “差模”干擾是線與線之間(包括電源線之間,信號線和它的接地回線之間)的干擾。針對電源線,差模干擾則特指相線與中線之間的干擾;對三相電路來說,差模干擾還指存在于相線與相線之間的干擾。差模干擾有時也稱為常模干擾、橫模干擾或對稱干擾。這是載流導體之間的電位差。

    干擾存在的模式提示出了干擾源與耦合通路之間的關系。舉例說共模干擾提示了干擾是由輻射或串擾形式耦合到電路里面的。如雷電、設備近處的電弧、附近的電臺、其他大功率輻射裝置在電源線上的干擾,也包括機箱內部線路或其他電纜對電源線的干擾。由于是來自空間的感應(電磁輻射、電感耦合和電容耦合),故對每一根線的作用是相同的。而差模干擾則提示出干擾是起源在同一電源線路之中(直接注入)。如同一線路中工作的電機、開關電源、可控硅等,它們在電源線上所產生的干擾就是差模干擾。

    通常,線路上干擾電壓的這兩種分量是同時存在的,而且由于線路阻抗的不平衡,兩種分量在傳輸中會互相轉變。干擾在線路上經過長距離傳輸后,差模分量的衰減要比共模分量大,這是因為線間阻抗和線-地阻抗不同的緣故。另一方面,共模干擾的頻率一般分布在1~2MHz以上,因此共模干擾在線路上傳輸的同時,還會向周圍鄰近空間輻射(這是因為線-地阻抗較大,加上共模干擾的頻率比較高,故容易逸出傳輸線,形成空間輻射)。電源線的輻射,特別是進入設備內部后的電源線輻射,可進一步耦合到信號電路去形成干擾。而差模干擾的頻率相對較低,不易形成輻射。再加上在一般線路中,在對付差模干擾時己經有了不少措施(比如EMI濾波器的設計);因此由差模干擾引起設備誤動作的機會相對少些。因此,設備的敏感度問題大部分是由共模干擾引起的。

    1.較小的共模電流能夠產生強度很高的輻射;

    2.很多因素都能導致共模電流(共模干擾);

    比如:

    A.電網串入共模干擾電壓-(我們EMS的部分模擬測試)

    B.輻射干擾(如雷電,設備電弧,附近電臺,大功率輻射源)在信號線上感應出共模干擾。

    C.接地電壓不一樣。也就是說地電位差異引入共模干擾。

    D.也包括設備內部電線對電源線的影響。

    造成電磁干擾復雜性(特別電源線干擾的復雜性)的另一個原因是干擾表現的形式很多,可以從持續期很短的尖峰干擾;其中也包括了電壓的變化(如電壓跌落、浪涌和中斷)、頻率變化、波形失真(包括電壓和電流的)、持續噪聲或雜波,以及瞬變等等。我們經常用以下最主要的瞬態干擾類型進行模擬測試分析:

    瞬態干擾(EMS)對設備會產生威脅,出現產品功能及性能的問題。

    EMC問題常常是制約我們電子產品出口的一個原因,我先介紹對于電子設備及如上圖的電子產品我們從結構上的屏蔽機理方法;當然結構上有足的方面我們需要從產品&設備電子線路的濾波,干擾信號接地電磁場抵消等技術手段進行抑制。

    電磁兼容性(EMC)是指“一種器件、設備或系統的性能,它可以使其在自身環境下正常工作并且同時不會對此環境中任何其他設備產生強烈電磁干擾;對于無線收發設備來說,采用非連續頻譜可部分實現EMC性能;我們的目的是防止對無線電通信設備產生干擾,但是很多有關的例子表明EMC并不總是能夠做到例如在筆記本電腦和測試設備之間、打印機和臺式電腦之間以及蜂窩電話和醫療儀器之間等高頻干擾,我們把這種干擾稱為電磁干擾(EMI)。

    EMC問題來源

    A.電網串入共模干擾電壓-(我們EMS的部分模擬測試)
    B.輻射干擾(如雷電,設備電弧,附近電臺,大功率輻射源)在信號線上感應出共模干擾。
    C.接地電壓不一樣。也就是說地電位差異引入共模干擾。
    D.也包括設備內部電線對電源線的影響。

    所有電器和電子設備工作時都會有間歇或連續性電壓電流變化,有時變化速率還相當快,這樣會導致在不同頻率內或一個頻帶間產生電磁能量,而相應的電路則會將這種能量發射到周圍的環境中。

    EMI有兩條途徑離開或進入一個電路:輻射和傳導信號輻射是通過外殼的縫、槽、開孔或其他缺口泄漏出去;而信號傳導則通過耦合到電源、信號和控制線上離開外殼,在開放的空間中自由輻射,從而產生干擾。

    很多EMI抑制都采用外殼屏蔽和縫隙屏蔽結合的方式來實現,大多數時候下面這些簡單原則可以有助于實現EMI屏蔽。

    我們首先應該從源頭處降低干擾;通過屏蔽、濾波或接地將干擾產生電路進行隔離以及增強敏感電路的抗干擾能力等等;EMC的電路控制設計階段我們就應完成;往往電子設計師們對這方面比較欠缺,我在后面的分析設計環節,重點對我們的盲區和薄弱環節進行實踐總結,推薦給大家參考。

    我先對最簡單易懂的-采用屏蔽的方法簡單介紹給大家,屏蔽材料是一種有效降低EMI的方法如今已有多種外殼屏蔽材料得到廣泛使用,從金屬殼體的設計、薄金屬片和箔帶到在導電織物或卷帶上噴射涂層及鍍層(如導電漆及鋅線噴涂等)無論是金屬還是涂有導電層的塑料,一旦設計師確定屏蔽外殼材料之后,就可著手開始選擇襯墊,產品金屬板的搭接及產品結構等等系列設計。

    金屬屏蔽效率

    可用屏蔽效率(SE)對屏蔽罩的適用性進行評估,其單位是分貝,計算公式為:

    SEdB=A+R+B

    其中 A:吸收損耗(dB) R:反射損耗(dB)B:校正因子(dB)(適用于薄屏蔽罩內存在多個反射的情況)。

    一個簡單的屏蔽罩會使所產生的電磁場強度降至最初的十分之一,即SE等于20dB;而有些場合可能會要求將場強降至為最初的十萬分之一,即SE要等于100dB。

    吸收損耗是指電磁波穿過屏蔽罩時能量損耗的數量,吸收損耗計算式為:

    AdB=1.314(f×σ×μ)1/2×t

    其中 f:頻率(MHz) μ:銅的導磁率 σ:銅的導電率 t:屏蔽罩厚度

    反射損耗(近場)的大小取決于電磁波產生源的性質以及與波源的距離對于桿狀或直線形發射天線而言,離波源越近波阻越高,然后隨著與波源距離的增加而下降,但平面波阻則無變化(恒為377)。

    相反,如果波源是一個小型線圈,則此時將以磁場為主,離波源越近波阻越低波阻隨著與波源距離的增加而增加,但當距離超過波長的六分之一時,波阻不再變化,恒定在377處。

    反射損耗隨波阻與屏蔽阻抗的比率變化,因此它不僅取決于波的類型,而且取決于屏蔽罩與波源之間的距離這種情況適用于小型帶屏蔽的設備。

    近場反射損耗可按下式計算:

    R(電)dB=321.8-(20×lgr)-(30×lg f)-[10×lg(μ/σ)] R(磁)dB=14.6+(20×lg r)+(10×lg f)+[10×lg(μ/σ)]

    其中 r:波源與屏蔽之間的距離

    SE算式最后一項是校正因子B,其計算公式為:

    B=20lg[-exp(-2t/σ)]

    此式僅適用于近磁場環境并且吸收損耗小于10dB的情況由于屏蔽物吸收效率不高,其內部的再反射會使穿過屏蔽層另一面的能量增加,所以校正因子是個負數,表示屏蔽效率的下降情況。

    EMI抑制策略

    只有如金屬和鐵之類導磁率高的材料才能在極低頻率下達到較高屏蔽效率這些材料的導磁率會隨著頻率增加而降低,另外如果初始磁場較強也會使導磁率降低,還有就是采用機械方法將屏蔽罩作成規定形狀同樣會降低導磁率綜上所述,選擇用于屏蔽的高導磁性材料非常復雜,通常要向EMI屏蔽材料供應商以及有關咨詢機構尋求解決方案。

    在高頻電場下,采用薄層金屬作為外殼或內襯材料可達到良好的屏蔽效果,但條件是屏蔽必須連續,并將敏感部分完全遮蓋住,沒有缺口或縫隙(形成一個法拉第籠)然而在實際中要制造一個無接縫及缺口的屏蔽罩是不可能的,由于屏蔽罩要分成多個部分進行制作,因此就會有縫隙需要接合,另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的連線。

    設計屏蔽罩的困難在于制造過程中不可避免會產生孔隙,而且設備運行過程中還會需要用到這些孔隙制造、面板連線、通風口、外部監測窗口以及面板安裝組件等都需要在屏蔽罩上打孔,從而大大降低了屏蔽性能盡管溝槽和縫隙不可避免,但在屏蔽設計中對與電路工作頻率波長有關的溝槽長度作仔細考慮是很有好處的。

    任一頻率電磁波的波長為: 波長(λ)=光速(C)/頻率(Hz)

    當縫隙長度為波長(截止頻率)的一半時,RF波開始以20dB/10倍頻(1/10截止頻率)或6dB/8倍頻(1/2截止頻率)的速率衰減通常RF發射頻率越高衰減越嚴重,因為它的波長越短當涉及到最高頻率時,必須要考慮可能會出現的任何諧波,不過實際上只需考慮一次及二次諧波即可。

    一旦知道了屏蔽罩內RF輻射的頻率及強度,就可計算出屏蔽罩的最大允許縫隙和溝槽例如如果需要對1GHz(波長為300mm)的輻射衰減26dB,則150mm的縫隙將會開始產生衰減,因此當存在小于150mm的縫隙時,1GHz輻射就會被衰減所以對1GHz頻率來講,若需要衰減20dB,則縫隙應小于15 mm(150mm的1/10),需要衰減26dB時,縫隙應小于7.5 mm(15mm的1/2以上),需要衰減32dB時,縫隙應小于3.75 mm(7.5mm的1/2以上)。

    可采用合適的導電襯墊使縫隙大小限定在規定尺寸內,從而實現這種衰減效果。

    屏蔽設計難點

    由于接縫會導致屏蔽罩導通率下降,因此屏蔽效率也會降低要注意低于截止頻率的輻射其衰減只取決于縫隙的長度直徑比,例如長度直徑比為3時可獲得100dB的衰減在需要穿孔時,可利用厚屏蔽罩上面小孔的波導特性;另一種實現較高長度直徑比的方法是附加一個小型金屬屏蔽物,如一個大小合適的襯墊上述原理及其在多縫情況下的推廣構成多孔屏蔽罩設計基礎。

    多孔薄型屏蔽層:多孔的例子很多,比如薄金屬片上的通風孔等等,當各孔間距較近時設計上必須要仔細考慮下面是此類情況下屏蔽效率計算公式:

    SE=[20lg (fc/o/σ)]-10lg n 其中 fc/o:截止頻率 n:孔洞數目

    注意此公式僅適用于孔間距小于孔直徑的情況,也可用于計算金屬編織網的相關屏蔽效率。

    接縫和接點:電焊、銅焊或錫焊是薄片之間進行永久性固定的常用方式,接合部位金屬表面必須清理干凈,以使接合處能完全用導電的金屬填滿不建議用螺釘或鉚釘進行固定,因為緊固件之間接合處的低阻接觸狀態不容易長久保持。

    導電襯墊的作用是減少接縫或接合處的槽、孔或縫隙,使RF輻射不會散發出去EMI襯墊是一種導電介質,用于填補屏蔽罩內的空隙并提供連續低阻抗接點通常EMI襯墊可在兩個導體之間提供一種靈活的連接,使一個導體上的電流傳至另一導體。

    封孔EMI襯墊的選用可參照以下性能參數:

    ·特定頻率范圍的屏蔽效率

    ·安裝方法和密封強度

    ·與外罩電流兼容性以及對外部環境的抗腐蝕能力

    ·工作溫度范圍

    ·成本

    大多數商用襯墊都具有足夠的屏蔽性能以使設備滿足EMC標準,關鍵是在屏蔽罩內正確地對墊片進行設計。

    墊片系統:一個需要考慮的重要因素是壓縮,壓縮能在襯墊和墊片之間產生較高導電率襯墊和墊片之間導電性太差會降低屏蔽效率,另外接合處如果少了一塊則會出現細縫而形成槽狀天線,其輻射波長比縫隙長度小約4倍。

    確保導通性首先要保證墊片表面平滑、干凈并經過必要處理以具有良好導電性,這些表面在接合之前必須先遮住;另外屏蔽襯墊材料對這種墊片具有持續良好的粘合性也非常重要導電襯墊的可壓縮特性可以彌補墊片的任何不規則情況。

    所有襯墊都有一個有效工作最小接觸電阻,設計人員可以加大對襯墊的壓縮力度以降低多個襯墊的接觸電阻,當然這將增加密封強度,會使屏蔽罩變得更為彎曲大多數襯墊在壓縮到原來厚度的30[%]至70[%]時效果比較好因此在建議的最小接觸面范圍內,兩個相向凹點之間的壓力應足以確保襯墊和墊片之間具有良好的導電性。

    另一方面,對襯墊的壓力不應大到使襯墊處于非正常壓縮狀態,因為此時會導致襯墊接觸失效,并可能產生電磁泄漏與墊片分離的要求對于將襯墊壓縮控制在制造商建議范圍非常重要,這種設計需要確保墊片具有足夠的硬度,以免在墊片緊固件之間產生較大彎曲在某些情況下,可能需要另外一些緊固件以防止外殼結構彎曲。

    壓縮性也是轉動接合處的一個重要特性,如在門或插板等位置若襯墊易于壓縮,那么屏蔽性能會隨著門的每次轉動而下降,此時襯墊需要更高的壓縮力才能達到與新襯墊相同的屏蔽性能在大多數情況下這不太可能做得到,因此需要一個長期EMI解決方案。

    如果屏蔽罩或墊片由涂有導電層的塑料制成,則添加一個EMI襯墊不會產生太多問題,但是設計人員必須考慮很多襯墊在導電表面上都會有磨損,通常金屬襯墊的鍍層表面更易磨損隨著時間增長這種磨損會降低襯墊接合處的屏蔽效率,并給后面的制造生產帶來麻煩。

    產品電磁干擾的實際問題

    設備一般都需要進行屏蔽,這是因為結構本身存在一些槽和縫隙所需屏蔽可通過一些基本原則確定,但是理論與現實之間還是有差別例如在計算某個頻率下襯墊的大小和間距時還必須考慮信號的強度,如同在一個設備中使用了多個處理器時的情形表面處理及墊片設計是保持長期屏蔽以實現EMC性能的關鍵因素。

    因此我們還要從源頭處降低干擾;通過屏蔽、濾波或接地將干擾產生電路進行隔離以及增強敏感電路的抗干擾能力等等;我在后面的分析設計環節,重點對我們的電子電路設計盲區和薄弱環節進行實踐總結,推薦給大家參考。

    [整理編輯:CK365測控網]
    標簽:  電磁兼容[1]    電磁干擾[6]
     
    [ 技術中心搜索 ]  [ ]  [ 好友分享 ]  [ 打印本文 ]  [ 關閉窗口 ]  [ 返回頂部 ]

    版權與免責聲明:

    ①凡本網注明"來源:CK365測控網"的所有作品,版權均屬于CK365測控網,轉載請必須注明CK365測控網 www.40093096.com。違反者本網將追究相關法律責任。
    ②本網轉載并注明自其它來源的作品,目的在于傳遞更多信息,并不代表本網贊同其觀點或證實其內容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。如其他媒體、網站或個人從本網下載使用,必須保留本網注明的"稿件來源",并自負版權等法律責任。
    ③如涉及作品內容、版權等問題,請在作品發表之日起一周內與本網聯系,否則視為放棄相關權利。

    注冊成為CK365測控網會員

    可以無需任何費用瀏覽專業技術文章

     
     
    注冊CK365測控網會員以便瀏覽全文
     
     
    一心为民六合心水论坛
    <dl id="5vmrh"><ins id="5vmrh"></ins></dl>
    <div id="5vmrh"></div>
  • <progress id="5vmrh"><span id="5vmrh"></span></progress>
  • <div id="5vmrh"><tr id="5vmrh"></tr></div>
    <li id="5vmrh"></li>
    <div id="5vmrh"></div>
    <dl id="5vmrh"><ins id="5vmrh"><small id="5vmrh"></small></ins></dl>
  • <dl id="5vmrh"><ins id="5vmrh"></ins></dl>
    <div id="5vmrh"></div>
  • <progress id="5vmrh"><span id="5vmrh"></span></progress>
  • <div id="5vmrh"><tr id="5vmrh"></tr></div>
    <li id="5vmrh"></li>
    <div id="5vmrh"></div>
    <dl id="5vmrh"><ins id="5vmrh"><small id="5vmrh"></small></ins></dl>